El avance hacia memorias 3D NAND con más capas está chocando con límites físicos y de fabricación cada vez más difíciles de superar. En este contexto, SK hynix ha ajustado sus planes para su próxima generación de memoria, reduciendo su objetivo interno de “clase 400 capas” a 375 capas, con producción en masa prevista para finales de 2026.
El incremento continuo del número de capas en NAND ha expuesto problemas estructurales que ya no pueden resolverse con optimizaciones menores. Entre ellos se encuentran el aumento de la resistencia en las líneas, la complejidad del grabado de canales, las dificultades para rellenar estructuras cada vez más estrechas y el incremento de costes de fabricación. A medida que la altura del apilamiento crece, también lo hace la sensibilidad a errores en el proceso.
En el caso de SK hynix, la reducción de 400 a 375 capas responde principalmente a complicaciones en el proceso de fabricación, especialmente en el grabado de los orificios de canal. A estas escalas, pequeñas desviaciones impactan directamente en el rendimiento eléctrico, ya que la reducción de secciones internas provoca un aumento de la resistencia y una ralentización del flujo de señal.
Para afrontar estas limitaciones, la compañía está sustituyendo parte del wolframio por molibdeno en sus estructuras. El molibdeno ofrece mejor comportamiento en geometrías más pequeñas, reduce la resistencia eléctrica y no requiere una capa adicional de bloqueo contra deposición, lo que permite ahorrar espacio dentro del apilamiento. Sin embargo, esta transición implica cambios complejos en el proceso productivo, incluyendo nuevos precursores químicos y sistemas de suministro, además de la adopción de equipos especializados de proveedores como Tokyo Electron.
En paralelo, Samsung ya ha comenzado a introducir el uso de molibdeno en su NAND V-NAND de 286 capas y planea comercializar generaciones superiores a las 400 capas en la segunda mitad de 2026. Esta evolución en los materiales y procesos podría traducirse en mayores densidades de almacenamiento, menos chips por dispositivo y mejoras en las operaciones de escritura y borrado en futuras unidades SSD.
