IBM ha presentado una tecnología de fabricación de 0,7 nm (7 angstroms) basada en la nueva arquitectura Nanostack, una propuesta orientada a superar las limitaciones del escalado bidimensional tras la generación de 2 nm. La compañía afirma que el diseño permitiría integrar cerca de 100.000 millones de transistores en una superficie equivalente a una uña.
La tecnología emplea una arquitectura Nanostack, evolución de los transistores Gate-All-Around (GAA) de tipo nanosheet, mediante una estructura CFET (Complementary FET). En este diseño, los transistores NFET y PFET se apilan verticalmente, separados por una capa dieléctrica ultrafina. Según IBM, el proceso ofrece un aumento del 50 % en el rendimiento o una reducción de hasta el 70 % en el consumo energético respecto a su tecnología de 2 nm. Además, mejora en un 40 % el escalado de la memoria SRAM, un aspecto especialmente relevante para aceleradores de IA.
No obstante, MIT Technology Review señala que la denominación 0,7 nm identifica una generación tecnológica y no una dimensión física real de los transistores. La fabricación de esta arquitectura también plantea retos importantes, como mantener los procesos térmicos por debajo de 400 °C para evitar daños en las capas inferiores y resolver los problemas de disipación de calor derivados del apilamiento vertical.
IBM ha demostrado un prototipo funcional en una oblea de 300 mm y un inversor CMOS operativo, aunque todavía no ha anunciado acuerdos con fabricantes como TSMC, Samsung o Intel para llevar esta tecnología a producción comercial.
Mientras tanto, TSMC ya fabrica en volumen obleas N2 con transistores GAA y una densidad de SRAM de 38 Mb/mm², mientras que Intel continúa desplegando su proceso 18A con la arquitectura RibbonFET y la tecnología de alimentación trasera PowerVia. Actualmente, la propuesta de IBM permanece en fase de investigación.
Fuente: IBM, MIT Technology Review






